(4) Japanese Patent Application Laid-Open No. 62-120063 (1987)

"SEMICONDUCTOR DEVICE"

The following is an English translation of an extract of the above application.

- 5 [claim 1] A semiconductor device comprising:
 - a P-channel transistor and a N-channel transistor in serial connection which are provided between a high voltage current and a low voltage current; and

an output circuit having a CMOS configuration in which a common junction point of said P-channel transistor and said N-channel transistor is connected to an output terminal,

wherein a diode element is provided such that an anode side is connected to a drain of said P-channel transistor and a cathode side is connected to said common junction point.

10

① 特許出額公開

⑫ 公 開 特 許 公 報 (A) 昭62-120063

@Int_Ci_4

識別記号

厅内整理番号

母公開 昭和62年(1987)6月1日

H 01 L 27/08 H 03 K 19/08 1 0 2 7735-5F 8326-5 J

審査請求 未請求 発明の数 1 (全4頁)

☑発明の名称 半導体装置

到特 照 昭60-260260

英朗

金出 願 昭60(1985)11月20日

② 発明者 鈴木 ② 発明者 伊藤 教 詞 川崎市中原

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 顋 人 富士通株式会社

川崎市中原区上小田中1015番地

②代 理 人 弁理士 井桁 貞一

明 # 5

1 . 急用の名称

* 4 4 2 2

2. 特許消水の罹患

在列放後のアチャンネルトランンジスタと Nチャンネルトランンジスタとも高電圧収益と低 収証電面との間に備え、かつ歳アチャンネルトラ ンジスタとNチャンネルトランンジスタとの共通 値建立が出力粒子に複雑されたCMOS構成の出 力同路を有する事項体装置において、

アノード側が前記ドチャンネルトランジスタのドレインに伝統され、カソード側が前記 1. 油油鉄鉄 立に接続されたダイオード 以下を設けたことを移放とする下導体装置。

3. 免明の詳細な説明

(異元)

CMOS場成の出力回路を有する下昇体装置であって、出力回路のアチャンネルトランジスタのドレインと出力との時にダイオードを設けることにより、高速圧電弧よりない電圧が出力に関加し

たときにもはアチャンネルトランジスタのドレインから広範に収扱が終れるのを用止できるので、 学生サイリスタのラッチアップの防止が可能となる。

(産業上の利用分野)

水免明は下海体炎器に関するものであり、更に 詳しく才えばCMOS構成の出力対路を有する下 羽体変器に関するものである。

(従来の技術)

第5 関は受求例に係る C M O S 構成のインバータ 市力回路の回路 関であり、1 は P チャンネルトランジスタ、2 は N チャンネルトランジスタである。

次にこの回路の会作を説明する。まず入力Aに 低レベル人力が人ると、Pチャンネルトランジス タ1がオン、一力Nチャンネルトランジスタ 2 が オフして出力Bがなレベルになり、人力Aになレ ベル人力が人るとPチャンネルトランジスタ 1 が ォッ、 − り N チャンキルトランジスタ 2 がオンしてm り B が低レベルに α å。

(免引が解決しようとする周期点)

ところである例にネナインパータ出力回路が CMOSスタティックRAMのDest 部に用いられる場合、出力増予Bに電面電話Vct以上の電形が印象されると、Pチャンキルトランジスタ1のドレイン(P・)と次板(m) 間の複合が順方向となって次板に電波が変れ、このため寄生サイリスタがオンしてラッチアップを起すことがあった。

特に市方場子Bが入力端子としても用いられる 「ノロ場子の場合には、外間から保与が入力する のでノイズを含みやすく、またそれだけラッチ アップレヴすく開発となっていた。

水免明はかかる従来の問題点に思ふて創作されたものであり、関甲を構成によりラッチアップの 助比を可能にしたCMOS構成の出力回路の提供 を目的とする。

(发集例)

次に図を参照しながらよ免明の実施例について 18 ift ナス

第1回は水免明の実施供に係るCMO S相違のインパーを出力回路であり、3はPチャンネルトランジスタ、4はNチャンネルトランジスタである。またPチャンネルトランジスタのソースは高電圧電板Vccに、Nチャンネルトランジスタのソースは低電圧電板Vsiに接続されて利り、ネッのゲートは共通接続されて入力Cを形成している。

5 ほディオードであり、アノード側がアチャン キルトランジスタ3のドレインに、カソード側が ドチャンキルトランジスタものドレインおよび出 力端子Dに接続されている。

① 2 回は部 1 図の特別の構成所は関であり、 6 は M 県下海体状板である。また7 は M チャンネルトランジスタ 4 の形は川 P ウェルであり、8 は ダイオード 5 の形は川 P ウェルである。

次に水災益何の当作について退引する。まず人

【周遊なを解放するための手段】

人名明のキタ外先表は、むれ後後のアチャンネルトランジスタとドチャンネルトランジスタとドチャンネルトランジスタと 公選に選載と低電に選載との間に動え、かつは アチャンネルトランジスタとドチャンネルトラン ジスタとの共通値総点がおり総子に接続された CMOS構成の出り国際を有する半導体整置において、アノード側が決定アチャンネルトランジス タのドレインに接続され、カソード側が消配代通 を続点に接続されたダイオードよ子を設けたこと を結婚とする。

(M III)

山川福子から森田圧電報よりない電圧が入力した場合にも、はダイオードよ子によりアチャンネルトランジスタのドレインを介して電視が温板に 扱れるのを阻止することができるので、写生サイ リスタのラッチアップの防止が可能となる。

力でに低レベル人力が人名とドチャンネルトランジスタをがオフし、一力アチャンネルトランジスタるがオンし、かつダイオード5が期方向となるので、前力Dはなレベルとなる。人力でになりスクの人力が人名ときにはアチャンネルトランジスタをがオンし、一月ドチャンネルトランジスタをがオンするので、出力Dは低レベルとなる。こりDのない力していは、ダイオード5の明方向退圧分だけ低くなるが、次役回路の高レベル入力の規格では、が特別に高いものでない限り問題とはならない。

次にノイズ事により出力りから電報電圧Vccより高い電圧が入力したとする。是来例同路によれば、この電圧によりアチャンネルトラングスタのドレイン(ア・)とNな版との間に形成されているアード操作が耐力向となってな板に電佐が使し込まれていたが、実施例によればダイオードをによりはアード接合が耐力向になるのを関止することができるので、客生サイリスタのラッチアップ

の助止が可能となる。

語 3 図は 本 是明 の 実 施 例に 低 る 出 力 同 悠 を C M O S スタティック R A M に 使用 した 場 介 の 同 然 図 で あ り、 9 は 本 是明 の 実 施 何 に 低 る 出 力 パッファ 回路 、 1 1 は 1 ブ O 塩 子 で あ る。 こ の 場 介 に は 1 ブ O 塩 子 で あ る。 こ の 場 介 に は 1 ブ O 塩 子 か ら 外 部 登 导 が 人 力 す る の で 高 電 形 の フ イ ズ も 製 入 し や す く 、 従って 本 実 施 例 に 低 る 出 力 回路 は 特 に 有 強 で あ る。

33 4 例は太免明の異の民族何に係るCMO 5 構成のインパータ出力団然であり、第1 別と同じむり、番りは同じものを示している。 関ぶするように第1 ほと異なるのはドチャンネルトランジスタ何にもダイオード 1 2 が設けられている点である。 なおこのダイオード 1 2 は第2 関で示すアウェル 8 内に設けられたダイオード 5 と同様に、アウェルフとは製につくられたアウェル内に形成される(不図示)。

大に許4回の田路曲かを製明するが、入力Cに 低レベル人力および高レベル入力が入るとまの曲 作は30 1 以の回路と同様であるので名略する。また出力D に高電圧電気 V ctより高い電圧が入力したとまる同様であるので名略する。

そこでいま出力 D に 体 世 圧 世 哲 V 5 5 よ 9 気い 電 圧 が 入力 したとする。このと 3 3 2 気に 対いて、 P ウエル 7 (V 5 3 レベル) と N チャンキルトランジスタ4 のドレイン (N・) は ダイオード 1 2 に よって 町 力向と なるのを 組止される から、 P ウェル 7 内に 収益が 遊れて 管生 サイリスタが ラッチアップすることは ない。

このように第4例の問題によれば、電気電圧 Viskり低い電圧が入力した場合にも、客生サイ リスタがラッチアップするのを防止することがで まる。

なお変革例では出力回路としてインバータ問路 を用いて基項したが、その他の過程構成の認路、 例えばNAND回路等であっても適用できること は切らかである。

(発明の角度)

は上級明したように、本意明によれば出方額路の出力地下から当電報電圧より高い電圧が入力した場合にも、基根に電視が終れることはないので 当生サイリスタのラッチアップの防止が可能となり、従って合併制性の予事体製造の製造が可能となる。

4.異質の質単な異明

第1日は北元明の実施制に低るCMOS構成のインパータ出力回路の回路関であり、第2日は第1日の同路の開路関である。

部 3 図は水 免明の 天 施 例に係る山 力 同路 を C M O S スクティック R A M に使用した場合の同 終頃であり、 部 4 関は火 免明の別の 及 施 例に係る 団 路 図 で ある。

第5 関は従来側に係るCMO 5 構成のインパー タ出力目的の目的関である。

1 , 3 -- P + + > \$ \nu + 9 > \nu z z \$

2'. 4 -- N + + > 4 & + 9 > 2 3 3 9

5 . 1 2 ··· # 4 * - F

8 -- N 压量


7 , 8 - F 7 = N


9 … 出力パッファ回路

10…人力パッファ回路


11-1/0点子

化理人 介理士 井桁 贞一






本實施例回路を通明に反因第 3 図



本定明の別の実施街内面沿**3** 第 4 **図**



従を削め回路回

第 5 図